PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03234062 A

(43) Date of publication of application: 18.10.91

(51) Int. Cl

H01L 29/46 H01L 21/28 H01L 21/3205 H01L 27/11

(21) Application number: 02030524

(22) Date of filing: 09.02.90

(71) Applicant:

TEXAS INSTR JAPAN LTD

(72) Inventor:

HAMAMOTO KAZUHIRO IMAMURA YOICHIRO CHIYOU SEISHIYU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PURPOSE: To improve conductivity of wiring layer and to promote manufacture of finer device by forming the wiring layer, connecting between first and second conductive layers deposited on one main face of a semiconductor substrate, at least of a silicide layer and making the connection according to direct contact system.

CONSTITUTION: Since N⁺-type diffusion region 6 and gate electrodes 4b are arranged on one main face of a P-type semiconductor substrate 1 and a wiring layer 10' connecting the N₊-type diffusion regions 6 and the gate electrodes 4b is formed at least of a titanium silicide (TiSi₂) layer, resistivity of the wiring layer can be reduced by a factor of six or more as compared with a titanium nitride layer. Since conductivity of the wiring layer is improved, predetermined conductivity can be ensured even if the width or the thickness of the wiring layer 10' is reduced and thereby manufacture of finer device can be promoted. Furthermore, since the N⁺-type diffusion regions 6 and the gate electrodes 4b are connected with the wiring layer 10' according to direct

contact system, desired layout pattern can be realized without requiring formation of contact holes in the insulation film through a mask.

COPYRIGHT: (C)1991,JPO&Japio



THIS PAGE BLANK (USPTO)

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-234062

Slnt. Cl. 5 29/46 H 01 L

識別記号 庁内整理番号 43公開 平成3年(1991)10月18日

21/28 21/3205 27/11

T 7738-5F 7738-5F 3 0 1

> 6810-5F H 01 L 21/88 8624 - 5 F27/10

P 3 8 1

未請求 請求項の数 2 審査請求 (全7頁)

64発明の名称 半導体装置及びその製造方法

> @特 願 平2-30524

忽出 頭 平2(1990)2月9日

⑫発 明 者 浜 本 和 裕 茨城県稲敷郡美浦村木原2355 日本テキサス・インスツル メンツ株式会社内

日本テキサス・インスツル 72発 明 者 今 村 洋 ---郎 茨城県稲敷郡美浦村木原2355

メンツ株式会社内

⑫発 明 者 捎 成 洙 茨城県稲敷郡美浦村木原2355 日本テキサス・インスツル

メンツ株式会社内

日本テキサス・インス 東京都港区北青山3丁目6番12号 青山富士ビル 顋 ⑦出 人

ツルメンツ株式会社

弁理士 逢 坂 倒代 理 宏 人

> 書 明 詽

1. 発明の名称

半導体装置及びその製造方法

- Ⅱ、特許請求の範囲
 - 1. 半導体基体の一主面側に第1及び第2の導電 層が設けられ、これら第1及び第2の導電層を互 いに接続する配線層が少なくともシリサイド層に よって形成され、かつ、前記第1及び第2の導電 層が前記配線層と夫々ダイレクトコンタクト方式 で接続されている半導体装置。
 - 2. 半導体基体の一主面側に所定の第1及び第2 の導電層を形成する工程と;これら第1及び第2 の導電層上にこれら導電層間を接続するように金 属層を形成する工程と;この金属層上にシリコン 層を形成する工程と;このシリコン層を所定パタ ーンにパターニングする工程と;前記パターニン グされたシリコン層と前記金属との反応によって シリサイド層を形成する工程と;少なくともこの シリサイド層を前記第1及び第2の導電層と夫々

ダイレクトコンタクト方式で接続される配線層と して残す工程と;を有する半導体装置の製造方法。

Ⅲ. 発明の詳細な説明

イ. 産業上の利用分野

本発明は半導体装置及びその製造方法に関し、 例えばスタティックRAM(Random Access Memory)に好適な半導体装置及びその製造方法 に関するものである。

口, 從来技術

従来、例えばスタティックRAMにおいては、 小面積の領域に接地配線やビット線等多くの配線 を通さなくてはならないため、パターンレイアウ ト上の厳しい制約がある。そこで、シリコンゲー トMOS集積回路等においてゲート電極と拡散層 (ソース、ドレインもしくはこれに対応する領域) との接続を通常のAL等の金属配線層による引出 しを行うのではなく、チタンナイトライド(TiN) を用いて直接に拡散層と接続するという、いわゆ るローカル・インターコネクト(Local Interconnect) と呼ばれる方法が開発されている(例えば1984年)

度IEDM(International Electrical Devices Meeting)におけるP118~P121の"A NEW DEVICE INTERCONNECT SCHEME FOR SUB-MICRON VLSI"又は特開昭62-257749 号公報参照。)。そして、このローカル・インターコネクトを用いると、例えばゲート電極と拡散層の接続を行うのに、コンタクトホールを形成せずに上記接続を行うことができるため、上述したスタティックRAM等におけるパターンレイアウト上の自由度が増し、集積度も向上する。

しかし、上記したローカル・インターコネクト方法によって製造された半導体装置においては、製造プロセス等において生じる各問題点を有している。以下、第4A図~第4C図においてローカル・インターコネクト法による半導体装置の製造プロセスの一例を示してそれらの問題点を説明する。なお、この例では説明の都合上、製造プロセスの主要な段階についてのみを示して説明する。

まず、第4A図に示すように、P型シリコン基板1の表面には、N・型拡散領域(ソース領域又

はドレイン領域) 5、6が所定のパターンに形成 されていて、これらの間にはゲート酸化膜3を介 してゲート電極4aが設けられ、後述する第2図 に示す例えばNチャネルMOSトランジスタN1 (又はN2)が構成される。一方、N・型拡散領 域6側のフィールド酸化膜2上には、後述する第 2図に示す例えばPチャネルMOSトランジスタ P1及びNチャネルMOSトランジスタN4(又 はPチャネルMOSトランジスタP1及びNチャ ネルMOSトランジスタN3)の共通のゲート電 極4bが、上記と同様にゲート酸化膜3を介して 形成されている。なお、図中の符号7は公知のサ イドウォール技術によって形成した酸化膜であり、 上述した各領域及び各層の形成は、夫々通常の各 プロセスを経ることによって行えるので、ここで は説明を省略してある。

次いで、全面に図示省略のチタニウム(Ti)を例えば公知の低温での減圧CVD法によって厚さ1000人程度に堆積させた後、窒素雰囲気中で例えば 500~600 ℃程度の加熱処理を行って、第4B

上述した製造プロセスによって製作された半導体装置について本発明者らが種々検討を重ねた結果、以下にしめす各問題点を見出した。

(1) 、即ち、上述した配線層 8 はチタンナイト ライド等であるため、その抵抗率が $100~\mu~\Omega$ - cm と非常に高く、所望の導電性を得ることができない。

(2)、さらに、所定の導電性を得ようとすれば、 どうしても配線8の幅や厚さ等の値を大きくしな ければならず、(配線パターンのレイアウト上の 制約が大きくなる。)、デバイスの微細化にも自 ずと限界がある。

(3)、また、上述した第4日図に示した配線層 8のエッチングの際、上述した例ではウエットエッチングによってパターニングを行うため、どう してもアンダーカットが生じ易く、そのためのマージンを十分に考慮しなければならない。このこ とは、上記したデバイスの微細化にとっても不利 である。

ハ、発明の目的

本発明の目的は、配線層の導電性を向上させることができ、かつ、微細化も促進できる半導体装置及びその製造方法を提供することにある。

ニ、発明の構成

即ち、本発明は、半導体基体の一主面側に第1

及び第2の導電層が設けられ、これら第1及び第2の導電層を互いに接続する配線層が少なくともシリサイド層によって形成され、かつ、前記第1及び第2の導電層が前記配線層と夫々ダイレクトコンタクト方式で接続されている半導体装置に係るものである。

ンタクトホールを形成しないで素子領域の導電層 上に直接配線層を被着して接続する方式を意味す る。

ホ. 実施例

以下、本発明の実施例を説明する。

第1図~第3図はスタティックRAMのメモリセルに本発明を適用した例を示すものである。

Sトランジスタ、Wしはワード線、BL及びBL は夫々ピット線である。

即ち、第1図に示すように、本例による半導体 装置は、上述したようにP型半導体基板1の一主 面側にN・型拡散領域(ドレイン領域) 6 及びゲ ート電極4bが設けられ、これらN・型拡散領域 6及びゲート電極4bを互いに接続する配線層10′ を少なくともチタンシリンサイド(TiSiz) 層によって形成しているので、その配線層の抵抗 率が15μΩ-cmとなり、上述したチタンナイトラ イド層8に比べて1/6 以下の値にできる。従って、 配線層としての導電性を向上させることができ、 その結果、配線層10′の幅や厚さ等を縮小して も所定の導電性を得ることができるため、デバイ スの微細化を促進できる。また、N・型拡散領域 6及びゲート電極 4 b を配線層 1 0 ′ と夫々ダイ レクトコンタクト方式で接続しているので、マス クを用いて絶縁膜にコンタクトホールを形成する 必要がなく、所望のレイアウトパターンが得られ る。従って一層効果的にデバイスの微細化を促進

できる.

また、本例の場合、N・型拡散領域6及びゲート電極4b上に夫々TiSi2層10を形成しているので、配線層10′と同様の材質を有しているため、その接続性が非常に良好である。さらに、TiSi2層10自体が相手材料との接続性が良く、薄くても被着強度が確保できる。

次に、第3A図~第3K図において本例による デバイスの製造方法を説明する。

まず、第3A図に示すように、P型シリコン基板1上に公知のLOCOS法によりフィールド酸化膜2 (例えば厚さ8000人)を成長させ、その後熱酸化によってシリコン基板1上にゲート酸化膜3 (例えば厚さ 200人)を形成する。

次いで、第3日図に示すように、公知の例えば 低圧CVD法により、全面にポリシリコン層4 (例えば厚さ5000人)を堆積させ、その後に例え ばリンを温度 950℃のもとでCVDにより堆積さ せ、無処理を行うことによってポリシリコン層4 をN型にドープしておく。次いで、第3C図に示 すように、マスク(例えばフォトレジスト:図示省略)で所定領域を覆ってから、例えばドライエッチングにより所定のパターニングを行って、ゲート電極4a及び4bを夫々形成する。そして、公知のイオン注入法によりN型不純物(例えばAs)のイオン30を選択的に打ち込み、その後温度950℃のもとでアニールすることによってN・型拡散領域5及び6は、いわゆるLDD(Lightly Doped Drain)と呼ばれる構造を形成するように軽く上記イオン注入を行っている。

次いで、第3D図に示すように、全面にCVD 方法によりナイトライド膜7を堆積させ、異方性 エッチング(例えば反応性イオンエッチング)等 により、第3E図に示すように、ゲート酸化膜3 の側面を含むゲート電極4a及び4bの側面にの みナイトライド膜7をサイドウォールとして残す。 次いで、第3F図に示すように、全面に低温で の減圧CVD法によりチタニウム層12を膜厚 1000 A 程度被着させ、さらに、第3 G 図に示すように、全面にスパッタ法によってポリシリコと層 1 3 を厚さ2000 A 程度堆積させた後、第3 H 図に示すように、所定領域をマスク(例えばアライエッチング(C F 4 + O 2.150 w,150 m T o r r. R I E)を行って、所定領域にのみポリシリコン層 1 3 を行って、所定領域にのみポリシリコン層 1 3 を行って、所定領域にのみポリシリコン層 1 3 を が で で で が T i 層 1 2 で お と を が T i 層 1 2 で お と た な に で そ の 選択比が T i 層 1 2 まで エッチング す る 心配がない。

次いで、第3J図に示すように、例えば温度500~600 ℃のもとでアニールすることによりTiSix 層9を夫々形成する。しかる後、ウェットエッチング(H2Oz:NH。OH:H2O=1:1:13)によって所定領域のTi層12を除去し、さらに、温度700~800 ℃のもとでアニールすることによって、第3K図に示すように、所定のTiSiz層10及び、上述したN・型拡散層6と

ゲート電極 4 b を 互いに接続するための配線層 (TiSiz 層) 1 0 を 夫々形成する。また、ここでTiSix と TiNのエッチレートは 夫々 TiN = 20 Å / min, TiSix = 2 Å / minである。

以上に説明したように、本例による半導体装置 及びその製造方法によれば、N・型拡散領域(本 例ではドレイン領域) 6及びゲート電極4 b 上に これら導電層間を接続するようにTi層12を形 成する工程と、このTi層12上にSi層13を 形成してからそのSi層13を所定のパターンに パターニングする工程と、上記パターニングされ たSi層13とTi層12との反応によって T i S i z 層 1 0 ′ を形成する工程と、少なくと もこのTiSiz 層10′をN·型拡散領域6及 びゲート電極4bと夫々ダイレクトコンタクト方 式で接続されている配線層10′として残す工程 とを有しているので、上述した各利点を有してい ると共に、ここでは、第3日図に示した配線層101 となるポリシリコン層13のパターニングに際し、 上述したように、下地のTi層12との選択比を

十分大きくとれるため、ドライエッチング等によるエッチング時のプロセスマージンが大きい。

上述した従来例のようにTiN層8のパターニングをドライエッチングで行おうとすれば、第4B 図に示した工程において、TiN層8とTiSix 層9とのエッチレートは夫々800人/min、

470人/minであり、夫々エッチレートの比が TiN/TiSix=1.7 であるため、そのエッ チングが難しい。即ち、ひどい場合には、TiN 層 8 だけではなく、TiSix 層 9 をもエッチン グしてしまうことになる。

以上、本発明を例示したが、上述した実施例は、 本発明の技術的思想に基づいて更に変形可能である。

例えば上述したようにN・型拡散層領域6及びケート電極4bを互いに接続する配線層10′として本発明を適用したが、その他、例えば上述した第2図におけるPチャネルMOSトランジスタP1(或いはP2)のドレイン領域とNチャネルMOSトランジスタN3(或いはN4)のドレイ

ン領域同士の接続や、それらのケート電極同士の 接続等の適宜の個所に本発明を適用できる。

また、上述した例では配線層はすべてTiSiz 層によって形成されているが、例えばTi層を形成した後にTiSiょ 層を成長又は被着させた 2 層構造の配線層としてもよい。また、配線層の材質もTiSiz に限ることなく、例えばWSiz $(30 \mu \Omega - cm)$ 、 M σ S i z $(40 \mu \Omega - cm)$ 、

CoSiz $(20 \mu \Omega - cm)$, PdSiz

(30 µ Ω - cm) 等を用いることも可能である。これは、いずれも従来のTiNと比べると1 ケタ程 でなるの抵抗率が低く、配線としては好都合≫ある。

なお、上述の各半導体領域の導電型を逆にしても勿論よく、また、上述したスタティックRAM以外にも例えばダイナミックRAM等の適宜のものに本発明が適用可能である。

へ、発明の作用効果

本発明は、上述したように、第1及び第2の導 電層を互いに接続する配線層を少なくともシリサ ィド層によって形成しているので、その配線層の 抵抗率を低下させ、導電性を向上させることができる。従って、上記配線層の線幅や厚さ等を小さくしても、所定の導電性を得ることができるため、半導体装置の微細化が可能となる。また、上記第1及び第2の導電層を上記配線層と夫々ダイレクトコンタクト方式で接続しているので、マスクを用いて絶縁膜にコンタクトホールを形成する必要がなく、設計通りの配線パターンが得られ、より一層効果的に微細化を促進できる。

IV. 図面の簡単な説明

第1図~第3図は本発明の実施例を示すもので あって、

第1図はスタティックRAMのメモリセルの要 部断面図、

第2図は第1図の等価回路図、

第3 A 図、第3 B 図、第3 C 図、第3 D 図、第3 E 図、第3 F 図、第3 G 図、第3 H 図、第-3 I 図、第3 J 図、第3 K 図は第1 図のデバイスの製造方法を主要段階について順次示す各断面図

である。

第4A図、第4B図、第4C図は従来のいわゆるローカル・インターコネクト法によるデバイスの製造方法を主要段階について順次示す各断面図である。

なお、図面に示す符号において、

1 … … · · P 型 シリコン基板

4 a 、 4 b … … ゲート電極

5、6………N・型拡散領域(ソース又はドレイン領域)

10' ·········配線層 (TiSiz 層)

12………チタニウム層


13……ポリシリコン層


P 1 、 P 2 … … P チャネル M O S トランジ スタ


N1 N2 N3 N4

である.


代理人 弁理士 逢坂 宏










特閒平3-234062 (6)
















第 3G 図










第 3H 図

第 3K 図












第 4A 図



第 4B 図



第 40 図



K The BE